Создать юнит-тестбенчи на Core-диалектах CIRCT

[slowlime]

Мы хотим провести симуляцию хотя бы простого модуля. Так как реализация тестбенчей на SV сейчас сопряжена с трудностями из-за необходимости использования LLHD, который симулировать нечем (см. #26), есть альтернативный вариант — RTL-модули оставить на SV, а тестбенчи реализовать на Core-диалектах CIRCT.

Вместо написания непосредственно MLIR можно попробовать воспользоваться PyCDE. Питон всё же будет поприятнее в обращении.

Подзадачи

• Провести симуляцию модуля core/alu.sv #41.
• Провести симуляцию модуля core/regfile.sv #42.

[slowlime]

PyCDE не подходит, так как не поддерживает ни один из диалектов, который бы мог управлять симуляцией. В частности, наиболее полезным таковым является arc.sim. В связи с этим тестбенчи стоит реализовывать прямо на MLIR. С учётом наличия диалекта scf это даже не такая и больная задача.

[slowlime]

Всё готово к тому, чтобы тестбенчи можно было писать: добавлена поддержка в мейкфайл, залит первый пример.